



① 日本国特許庁
公開特許公報

特 許 願
昭和49年 8 月 8 日

- 特許庁長官 青 藤 英 雄 殿
1. 発明の名称 **バッファ・メモリ制御方式**
 2. 発明者
住 所 神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
氏 名 **田 村 望** (外2名)
 3. 特許出願人
住 所 神奈川県川崎市中原区上小田中1015番地
氏 名 **(522) 富士通株式会社**
代表者 **高 橋 芳 光**
 4. 代 理 人
住 所 東京都荒川区西日暮里4丁目17番1号
佐原マンション3F C
氏 名 **(7484) 弁理士 森 田 寛**
 5. 添付書類の目録

(1)	明 細 書	1 通
(2)	図 面	1 通
(3)	委 任 状	1 通
(4)	願 書 副 本	1 通

⑪特開昭 51-19453
⑬公開日 昭51.(1976) 2.16.
⑭特願昭 49-81075
⑮出願日 昭49.(1974) 8.8
審査請求 未請求 (全5頁)
庁内整理番号

6453 56
6453 56

⑫日本分類

9771C0
9771C02

⑬Int.Cl?

G06F 13/00
G11C 9/00

明 細 書

1. 発明の名称 **バッファ・メモリ制御方式**
2. 特許請求の範囲
バッファ・メモリ、および該バッファ・メモリ上に転送されている所定個数のブロック単位について該ブロック単位の優先順位を管理する優先順位管理手段を有するデータ処理システムにおいて、上記バッファ・メモリに転送されている各ブロック単位情報について該ブロック単位情報の有効性を管理する情報をもうけ、該情報にもとずいて無効ブロック単位情報を上記優先順位管理手段によりもっとも低い優先順位におくと共に、上記バッファ・メモリに転送されているブロック単位について該ブロック単位情報が無効ではないが置換されるべきであることを指示する情報をもうけ、該情報が附与されているブロック単位を、上記優先順位管理手段により、より低い優先順位におくよう制御せしめたことを特徴とするバッファ・メモリ制御方式。

3. 発明の詳細な説明

本発明は、バッファ・メモリ制御方式、特にバッファ・メモリに転送されているブロック単位の置換処理において、所定ブロック単位情報がもはや有効でないことを指示する情報、および有効ではあるが他に比べて置換されるべき旨を指示する情報を保持しておくようにし、上記前者情報または後者情報が附与されているブロック単位が積極的に置換され易いよう制御せしめたバッファ・メモリ制御方式に関するものである。

バッファ・メモリを有するデータ処理装置においては、バッファ・メモリ上に格納できるブロック単位数に制限があることから、優先順位管理手段をもうけてアクセスがある度に次に置換される可能性のあるブロック単位を決定しておくように制御される。

この場合従来からLRU(リスト・リーセントリ・ユースド)の論理にしたがって、最も最近

使用されたブロック単位を最高の優先順位におき、その逆にあるブロック単位をもって置換されるブロック単位とする制御が行なわれる。またLRU論理をとらない方式においても、置換されるブロック単位を決定する論理は従来から積極的な論理にしたがったもので、他のブロック単位にくらべて置換されても仕方のないブロック単位を決定して行く方策がとられている。そして該積極的な論理と逆に積極的な論理としては、明らかに無効であるブロック単位を指示するに止まっている。

本発明は、情報として無効ではないが積極的に置換されるべきブロック単位を指示せしめるようにし、該ブロック単位を優先順位管理手段によって積極的に置換せしめようとするを目的としている。そしてそのため本発明のバッファ・メモリ制御方式はバッファ・メモリ、および該バッファ・メモリ上に転送されている所定個数のブロック単位について該ブロック単位の優先順位を管理する優先順位管理手段を有するデータ処理システムにおいて、上記バッファ・メモリに転送され

ている各ブロック単位情報について該ブロック単位情報の有効性を管理する情報をもうけ、該情報にもとずいて無効ブロック単位情報を上記優先順位管理手段によりもっとも低い優先順位におくと共に、上記バッファ・メモリに転送されているブロック単位について該ブロック単位情報が無効ではないが置換されるべきである旨を指示する情報をもうけ、該情報が附与されているブロック単位を、上記優先順位管理手段により、より低い優先順位におくよう制御せしめたことを特徴としている。以下図面を参照しつつ説明する。

第1図は本発明のバッファ・メモリ制御方式が適用されるデータ処理システムの一実施例、第2図は特定の記憶情報を指定するアドレス情報の一実施例構成、第3図は本発明による置換ブロック単位決定の一実施例構成を示す。

第1図において、1は主記憶装置、2はバッファ・メモリを有する中央処理装置、3はバッファ・メモリ、4はディレクトリでバッファ・メモリ3上に格納されているブロック単位のアドレス情

報を管理するもの、5はメモリ・アクセス装置、6は命令制御部、7は演算処理部、8-0、8-1はチャネル制御装置、9はファイル制御装置、10は大容量外部記憶装置、11は入出力制御装置、12は入出力装置を夫々表わしている。

主記憶装置1は、例えば8語よりなるブロック単位13によって区分され、全体で m (タグ) $\times n$ (コラム)個のブロック単位をもっている。そして、バッファ・メモリ3上には、例えば各コラム毎に4個のブロック単位を転送のうえ格納しておくことが可能であり、バッファ・メモリ3上に存在しないブロック単位内の情報についてアクセスする必要が生じたとき、上記4個のブロック単位のうち最も優先順位の低いブロック単位を置換せしめるよう制御される。即ち、中央処理装置2やチャネル制御装置8-0または8-1で表わしたアクセス元からのアクセスに対応して、ディレクトリ4を索引し必要な情報がバッファ・メモリ3上に存在する場合バッファ・メモリ3から当該情報を読出し、存在しない場合主記憶装置1をア

クセスして必要な情報をアクセス元に転送すると共に当該情報を含むブロック単位をバッファ・メモリ3上に格納せしめておくようにされる。そしてこのときバッファ・メモリ3においては4個のブロック単位のうち最も優先順位の低いブロック単位は追出されるようにされる。

この場合の置換ブロック決定のための論理は従来一般にLRU論理が採用されるが、さらにバッファ・メモリ3上に存在するブロック単位情報が、主記憶装置1内で他装置によって書き換えられたことなどによって、無効なものとなってしまう場合この無効となったブロック単位を置換するようにしている。

本発明は、上記従来の置換処理論理に加えて、さらに積極的に置換されるべきであるブロック単位を指定するようにしている。即ち、

- (1) 第1図に示す如く、チャネル制御装置8-0が主記憶装置のデータを大容量外部記憶装置10に転送する場合、バッファ・メモリ3上に当該データを含むブロック単位の情報が格納さ

れるが、当該ブロック単位内の最後のデータがアクセスされた後を考えると、当該ブロック単位はもはやバッファ・メモリ3上に存在する価値がなくなる。

(2) 中央処理装置2がアクセスした情報とチャネル制御装置8-0または8-1がアクセスした情報とを対比して考えると、前者の場合処理の進行に応じて隣接したアドレスが順にアクセスされる可能性が大であるのに対し、後者の場合その可能性が小であることから、後者がアクセスした後のブロック単位をバッファ・メモリ3上に置く価値が小さい。

(3) アクセス元によるアクセスを考えたとき例えばユーザ領域に相当するアクセスは他に比べてバッファ・メモリ3上に置かれる価値が小さい。

(4) データ処理装置におけるプログラムについてモニタ・モードとユーザ・モードとを考えると、後者はバッファ・メモリ3上に置かれる価値が小さい。

(5) データ処理装置の処理の種類によっては、ある情報をアクセスした後当分の間再びその情報を含むブロック単位についてアクセスされる可能性がないかあるいはきわめて少ないことが予測できる場合があり、このような場合特定のブロック単位は一度アクセスされた後にはもはやバッファ・メモリ3上に存在する価値がなくなる。

などの各種ケースにおいて、バッファ・メモリ3上に存在する価値がないか少ないブロック単位に対して、自動的にあるいは命令によって、積極的に置換されるべきものとして指定するようにする。

本発明におけるアドレス情報は第2図に表わす如く、(タグ・アドレス情報)・(カラム・アドレス情報)・(ブロック内アドレス情報)で指定される。

第3図において、4はディレクトリ、13はアドレス・レジスタ、14-0、14-1、14-2、14-3は比較回路、15は優先順位決定回路、16-0、16-1、16-2、16-3は

最下位順位セット・フリップ・フロップを表わしている。

第1図に関連して説明した如く、バッファ・メモリ3に対してアクセスする場合、アクセス元はアドレス・レジスタ13にアドレス情報がセットされ、ディレクトリ4に対してカラム・アドレス情報にもとづいて読出し処理が行なわれる。そして該カラム・アドレス情報が例えば第0カラムに相当するものであった場合、ディレクトリ4の第0カラムの4つのセット位置第0セット位置ないし第3セット位置からタグ・アドレス情報が一齐に読出される。この読出されたタグ・アドレス情報は、バッファ・メモリ3(第1図)の第0カラムの4つのセット位置に格納されているブロック単位のタグ・アドレス情報であって、比較回路14-0ないし14-3によってレジスタ13上のタグ・アドレス情報と比較される。そしてすべての比較回路から不一致信号が発生されると、セット状態にあるフリップ・フロップ例えば16-1によってバッファ・メモリ3上の対応するセ

ット位置即ち第1セット位置に格納されているブロック単位が追出され、その位置に新しいブロック単位が主記憶装置1から転送されてくる。そして新しいブロック単位が格納された第1セット位置を最高の優先順位に置くようにし、新しく最下位の順位が決定されて該当するフリップ・フロップ例えば16-2がセットされる。

そしてこの場合、ディレクトリ4内にはバッファ・メモリ3上に格納されているブロック単位が有効な情報であるか否かを指示する情報Vが一括に格納されており、上記最下位優先順位の決定には情報Vが論理「0」(即ち無効)となっているブロック単位が存在すれば、当該ブロック単位の存在するセット位置のフリップ・フロップをセットしておくようにされる。

本発明においては、上記情報Vおよび例えばLRU論理による優先順位決定処理に加えて、ディレクトリ4上に情報Rとして図示(1ビットに限らない)した「情報として無効ではないが置換されるべき旨」を指示する情報を格納せしめておく

ようにし、該情報Rが論理「1」（即ち置換されるべきである）となっているブロック単位を積極的に置換するようにする。即ち、先ず第1に情報Vが論理「0」にあるブロックを最下位におき、第2に情報Vがすべて論理「1」にあるとき情報Rが論理「1」にあるブロックを最下位におき、第3にすべてのブロックについて情報Vが論理「1」で情報Rが論理「0」にあるとき例えばLRU論理にしたがって最下位順位のブロック単位を決定するようにする。

ここで如何なるブロック単位について情報Rを論理「1」とするかは、上述の(1)ないし(5)などにしたがって決定され、情報Rを論理「1」に変更する処理は自動的あるいは命令によって行なわれる。

以上説明した如く、本発明によれば、優先順位決定回路15による置換ブロック決定処理に当って、むしろ積極的に置換されるべきブロックを情報Rによって置換され易い形に処理するようにしており、従来のこの種の処理の如く無効情報でな


いすべてのブロック単位を平等に考えてLRU論理などの論理を適用する方式にくらべて、効率のよいバッファ・メモリ制御を行なわせることが可能となる。

4. 図面の簡単な説明

第1図は本発明のバッファ・メモリ制御方式が適用されるデータ処理システムの一実施例、第2図は特定の記憶情報を指定するアドレス情報の一実施例構成、第3図は本発明による置換ブロック単位決定の一実施例構成を示す。


図中、1は主記憶装置、2は中央処理装置、3はバッファ・メモリ、4はディレトリ、8-0、8-1はチャネル制御装置、9はファイル制御装置、10は大容量外部記憶装置、15は優先順位決定回路、Vは情報の有効性を管理する情報、Rは情報が無効ではないが置換されるべき旨を指示する情報を表わしている。

特許出願人 富士通株式会社
代理人弁理士 森田 寛



第2図

97-アドレス | カラム-アドレス | 74-25



6. 前記以外の発明者

発 明 者

住 所 神奈川県川崎市中原区上小田中 1015 番地

富士通株式会社内

氏 名 天 河 正 之

住 所 同 上

氏 名 下 村 啓 介

7/25/51